Design and Implementation of Convolutional Encoder and Viterbi Decoder Using FPGA

Main Authors: Zbaid, Riham Ali, Abdalla, Kasim K.
Format: Article info application/pdf Journal
Bahasa: eng
Terbitan: University of Babylon , 2018
Subjects:
Online Access: https://www.journalofbabylon.com/index.php/JUBPAS/article/view/551
https://www.journalofbabylon.com/index.php/JUBPAS/article/view/551/386
Daftar Isi:
  • الحفاظ على دقة البيانات هو الشيء الأكثر أهمية في مجال الاتصالات. هناك العديد من العوامل التي تؤثر على دقة البيانات عندما يتم نقلها عبر قناة الاتصال مثل الضوضاء الخلل تغلب على هذه الاثار يتم تشفير قنوات الترميز. في هذه الورقة يتم استخدام نوع واحد من قناة الترميز هي رموز التلافيف على وجه التحديد. ترميز الالتواء هو أسلوب خطأ إلى الأمام تصحيح (FEC) المستخدمة في وصلات الاتصالات في الوقت الحقيقي المتواصلة في اتجاه واحد التي يمكن أن تقدم تطورا كبيرا في معدلات الخطأ بت وهكذا تكون صغيرة ومنخفضة الطاقة وأجهزة الإرسال الرخيصة عند استخدامها في تطبيقات مثل الأقمار الصناعية. في هذه الورقة تسليط الضوء على تصميم ومحاكاة وتنفيذ التشفير التلافيف وفك فيتربي باستخدام MATLAB- برنامج (2011). يستخدمSIMULINK HDLالمبرمج لتحويل نماذج MATLAB- SIMULINK إلى رمز VHDL باستخدام لوحات ألتيرا إعصار الثانيDE2-70. تظهر المحاكاة وتقييم تنفيذ نتائج تزامن مع نتائج تصميم.
  • Keeping  the  fineness of data is the most significant thing in communication.There are many factors that affect the accuracy of the data when it is transmitted over the communication channel such as noise etc. to overcome these effects are encoding channels encryption.In this paper is used for one type of channel coding is convolutional codes. Convolution encoding is a Forward Error Correction (FEC) method used in incessant one-way and real time communication links .It can offer a great development in the error bit rates so that small, low energy, and devices cheap transmission when used in applications such as satellites. In this paper highlight the design, simulation and implementation of convolution encoder and Viterbi decoder by using MATLAB- program (2011). SIMULINK HDL coder is used to convert MATLAB-SIMULINK models to VHDL using plates Altera Cyclone II code DE2-70. Simulation and evaluation of the implementation of the results coincided with the results of the design show the coinciding with the designed results.