Perancangan dan Simulasi IC CMOS Inverter Schmitt Trigger
| Main Author: | AriPermanaL |
|---|---|
| Format: | Thesis NonPeerReviewed |
| Terbitan: |
, 2013
|
| Subjects: | |
| Online Access: |
http://repository.ub.ac.id/158699/ |
Daftar Isi:
- Schmitt trigger CMOS mengoptimalkan desain karakteristik yang meliputi: interfacing dengan Op-Amp dan jalur transmisi, konversi tingkat logika, linear operation , dan desain khusus bergantung pada karakteristik CMOS. Schmitt trigger CMOS memiliki keuntungan sebagai berikut: Impedansi masukan yang tinggi (10 12 Ω), keseimbang an karakteristirk input dan output yang meliputi: ambang batas simetris, biasanya untuk 1⁄2 VCC dan pengendali jalan keluaran. Ambang positif dan negatif menunjukkan variasi yang rendah sehubungan dengan suhu, batas tegangan (3V - 15V), komsumsi daya rendah serta kebal terhadap noise. Penelitian ini dilakukan dengan cara eksperimental, perancangan Schmitt trigger menggunakan software Pspsice 14. Untuk inputan sinyal yang mengandung noise dari sinyal analog diubah ke sinyal digital. Pengujian sistem dilakukan dengan simulasi Pspsice serta penggambaran layout menggunakan software DSCH dan Microwind . Variabel yang dikontrol adalah tegangan histerisis, propagation delay dan disipasi daya pada teknologi CMOS 0.12 μm. Hasil penelitian menunjukkan waktu propagation delay 12.39 ns; yang lebih kecil bila dibanding dengan spesifikasi rangkaian sebesar 13 ns, dengan beban yang dianjurkan ≤ 5 pF pada teknologi 0.12 μm. Untuk disipasi daya pada teknologi 0.12 μm sebesar 108 μw pada frekuensi kerja 15 MHz dengan beban 5 pF; daya ini lebih kecil dibanding dengan disipasi daya pada spesifikasi rangkaian sebesar 500 mW, hal ini dikarenakan dimensi IC yang kecil sehingga kebutuhan tegangan catu daya juga kecil. Semakin besar tegangan catu daya, frekuensi dan beban kapasitor maka semakin besar pula disipasi daya.