Desain dan Analisis Integrated Circuit Transistor Transistor Logic and Or Inverter Dual 2-Wide 2-Input Kecepatan Tinggi
| Main Author: | Rachman, Syaiful |
|---|---|
| Format: | Thesis NonPeerReviewed |
| Terbitan: |
, 2013
|
| Subjects: | |
| Online Access: |
http://repository.ub.ac.id/158670/ |
Daftar Isi:
- Rangkaian terpadu ( Integrated Circuit ) gerbang logika standard TTL AOI ( And Or Inverter ) Dual 2-Wide 2-Input berdasarkan kecepatan operasi gerbang digital meliputi parameter waktu t PLH ( transisi low to high ), t PHL ( transisi high to low ) dan time propagation delay average (tPD) dapat ditingkatkan kecepatannya dengan rangkaian aktif base recovery pull-down dan aktif pull-up pseudo Darlington sebagai rangkaian high speed TTL. Tujuan penelitian yaitu mendesain dan menganalisis kinerja rangkaian terpadu (integrated circuit) TTL AOI Dual 2-Wide 2-Input menggunakan rangkaian aktif base recovery ( pull-down ) dan pseudo Darlington ( pull-up ), yang dikategorikan sebagai rangkaian high speed TTL dengan perbandingan rangkaian standard , sehingga dapat memperkecil time propagation delay (tPD) dan diperoleh karakteristik transfer alih tegangan (VTC) lebih ideal. Spesifikasi hasil simulasi menggunakan Program PSPICE dengan kapasitor beban, C L = 15 pf dan menghasilkan transisi low to high sebesar 0,94 ns, transisi high to low adalah 0,49 ns sehingga waktu rerata propagasi yang dihasilkan sebesar 0,72 ns dan transfer karakteristik alih tegangan (VTC) yaitu V IL = 1,3V; V IH = 1,53V ; V OL = 0,062V; V OH = 3,42V dengan Noise Margin N MH = 1,89V dan N ML = 1,24 V, sedangkan disipasi daya yang diperoleh 31,45 mW. Hasil perhitungan dan simulasi menunjukkan peningkatan kecepatan yang dihasilkan dibandingkan rangkaian standard TTL AOI dan datasheet SN54S51. Sedangkan penggambaran layout dengan I/O pad menggunakan program Microsoft Visio 2007 dengan memiliki luasan 19,50 mm x 9,36 mm.